8×8のDCT, IDCT を行う回路です。DCTは簡単な行列の計算をおこなうだけですから、
DSP内蔵のFPGAであれば、容易に構成できます。
ソースコードは、Lattice FPGA (ECP2M) 用です。
| 入力信号 | |
| RST | 非同期リセット H=リセット |
| CLK | クロック |
| START | 64個の入力データの先頭 1CLK H |
| XIN[9..0] | データ入力(8×8)=64個で１セット |
| XIN_EN | XINのenable信号 |
| 出力信号 | |
| DCT_COEFF[17..0] | DCT係数出力 |
| DCFLG | DCフラグ (64個の入力データの先頭 1CLK H) |
| DCT_EN | DCT_COEFFのenable信号(XIN_ENを設けた為) |